PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-139227

(43)Date of publication of application: 18.08.1983

(51)Int.CI.

G06F 1/04

G06F 11/00 H03L 7/00

(21)Application number: 57-021668

(71)Applicant: FUJITSU LTD

(22)Date of filing:

13.02.1982


(72)Inventor:

KITAGAWA KIYOSHI

(54) SWITCHING SYSTEM OF CLOCK SUPPLYING CIRCUIT

(57)Abstract:

PURPOSE: To make a central controller continue min. logical operation and to omit processing at the generation of a fault by temporally supplying clocks from a PLL circuit at the switching of a clock source. CONSTITUTION: At the detection of clock oscillation stop, a clock oscillation stop detecting circuit CLK DWN DE TO informs clock down to a clock supply control controlling circuit CLK SPLY CTL by an oscillation stop detecting signal H.J. Detecting that a clock oscillator OSCO which has been used for reference is in trouble, the circuit CLK SPLY CTL inhibits clock reference operation for the PLL circuit 11 by a clock reference inhibiting signal R and switches the clock source to the PLL circuit 11 side by a clock switching signal P. Consequently the clock supply is switched from the clock oscillator OSCO to the PLL11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(9) 日本国特許庁 (JP)

公開特許公報(A)

① 特許出願公開

昭58—139227

60Int. Cl.3

庁内整理番号

昭和58年(1983)8月18日 43公開

G 06 F 1/04 11/00 H 03 L 7/00

7056--5B 7368-5B 6964--5 J

発明の数 審査請求 未請求

(全 7 頁)

60クロツク供給回路の切替方式

创特

昭57-21668

修正

昭57(1982) 2 月13日

仍発 明 者

富士通株式会社内

富士通株式会社

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地

弁理士 玉蟲久五郎 外3名

2.特許請求の範囲

8系統のクロック祭を具えいずれか一方のクロ 課を正常系としてクロック供給に用い値方の ック様を予備系とするクロック供給回路にお ク探を具え、数据8のクロック探を正常系のクロ ツク裸に問期させてやき、正常系のクロック療か 備系のクロック系に切り替える際 ロック様に切り替えた枝子像系のクロック機を のクロック様に問期させてから予備系のクロ ック様に切り替えることを特徴とするクロック供 給回路の切巻方式。

1. 発明の詳細な説明

発明の技術分野

本発明は、2系統の中央制御幕章に対して2系 銃のクロック係からクロックを供給する際におけ クロック供給四路の切着方式に関するもので

(B) 従来技術と問題点

一致に2系統の中央制御装置からなるシステム にかいて、2束鉄のクロック製からクロックを供 る場合、各中央制御装置に供給されるクロッ クの停止は、各中央制御裏優における論理の洗れ を整視する景魚制御田路の超新を引き起とすこと を利用して、企業を勧御四路の起動だよって正常系 ロック体に切り替えるようにしている。そじ て使来は、2系統からなるクロック機にそれぞれ ツク使用中を表示するグロックセルファリッ ロップを具え、緊急制御国路の起動によって ツ.グセルフフリップフロップを設定してクロ 便を切り替える方法が用いられていた。

第1、図は従来のクロック供給回路の切着方式を 示すものである。 問題にかいて1は0条のクロッ 夕供給回路を示し、 CC0 は 0 系の中央制御装置、 CLK SLFC は C 系のクロックセルファリップフロ ツブ、 G1,G2 はゲートである。2 は 1 来のクロッ ク供給回路を示し、 CC1 は 1 系の中央制御装備、

CLK BLF1 は 1 系のクロックセルフフリップフロップ、 Q3.Q4 はゲートである。また OBC0.OBC1はそれぞれ 0 系、1 系のクロック像である。

第1図にかいて、クロックセルファリップアロップ CLK SLFO, CLK SLF1 は、0系が正常系のときはともに *1*にセットされる。これによつて0系が正常系のときはともに たまして0系のクロックがゲート G1, G3 を経てそれぞれ中央制御装置 CCO, CC1 に供給され、1系が正常系のときは1系のクロックがゲート G2, G4 を経てそれぞれ中央制御装置 CCO, CC1 に供給される。

このように従来のクロック供給図路においては、クロックセルフフリップフロップ CLK BLFO, CLK BLF1 の数定によつてクロック係の切り替えを行うことができる。しかしながら従来のタロック供給図路の場合、両クロック係 OBC1 は一般に位相的に一致せず、従ってクロック係を切り替えた場合、中央制御装置は論理動作を統行することができず、結局、維客発生時と同様の処理が必

(C) 発明の目的

本発明は、このような従来技術の問題点を解決しようとするものであって、その目的は、8系統からとすると創御に対して1系統のクロック係からクロック保に共通に位相関ループ四路(以下PLL 回路、一場のと略すりを見え、クロックを供給するとによって、中央制御装置が最少限の調理が行うを提供することにある。

(D) 発明の実施例

以下、実施例について本発明を詳細に説明する。 なか以下の実施例にかいては、 8 系統の中央制御 装置を具えた電子変換機にかけるクロック供給回 路の切替方式について述べるものとする。この場合、正常時のクロックは交換動作系 (ACT系) から 供給されるものとし、このためクロック供給系を

表示するクロックセルファリップフロップを置ぐ ものとする。とのような手法は従来、電子変換機 において既に採用されているものである。

第3図に示されたPLL回路は、このように電圧 制御発振器-VCQの発掘出力とクロック発振器の発 扱出力との位相差に応じた電圧によって電圧制御

第一次 ののでは、クロックの ののでは、クロックを のののでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックをは、クロックをは、クロックをは、クロックをある。 ス・クロックをは、カロックをある。 ス・クロックをある。 ス・クロックをは、カロのでは、カロックをは、カロのでは、カロのでは、カロのでは、カロのでは、カロのでは、カロックをは、カロのでは、カロのでは、カロのでは、カロのでは、カロのでは、カロックをは、カロのでは、カロのでは、カロのでは、カロのでは、カロのでは、カロのでは、カロのでは

特開昭58-139227(3)

でクロックを供給するように創御し、またPLLI回路の発展周波数と位相を正常系のクロック発展局のクロック発展局のクロックに一致させるように創御するとともに、PLLI回路が除ちて、PLLI回路が除ちの場合は図示されないまかのときはクロック切り替えが行われる。またDLO、DL1は、それぞれクロック発展のOSCO、OSC1の出力に挿入された選延額であって、クロック発展停止時クロックでも見います。

また第3回にかいて、H.Jはそれぞれの系かよび1系のクロック発振停止検出信号であつて、それぞれの系かよび1系のクロック発振停止検出問路 CLK DWN DET1から出力される。K.Lはクロック停止時正常系のクロックをPLL 回路11の発振出力とを同期させるための発振器制制信号であつて、クロック供給制制回路 CLK BP-LY CTL からそれぞれクロック発振器 08C0, OBC1

Tは正常系のクロックを参照するための正常系グロック参照信号であって、それぞれクロック発展器 OBCO: OBC1からクロック供給制物回路 CLE SPLT CTL に入力される。U.Vはそれぞれ中央制料装置 CCO: CC1 の動作範囲を指定するための動作範囲を指定するための動作範囲を指定するための動

以下、第3回の実施例における本発明の方式の 動作を説明する。なお、以下の説明においては説明を簡単にするため、クロック放形は対称矩形放 であるとする。実際に使用する場合は、放形整形 図路を挿入することによって、所望のパルス部の クロックを得られることは言うまでもない。今、 中央制御装置 CCOが動作状態にあって、中央制御 装置 CC1 は特徴状態にあるものとする。また現用 のクロックはクロック発揮器 OBCO から供給されているものとする。

まず正常時においては次のような制作が行われる。すなわち現用のクロックはクロックセルブフリップでLK SLFO によって表示されており、クロック供給制御回路 CLK SPLY CTL はクロ

に対して出力される。Pはクロック切着信号でも つて、クロック供給制御国路 CLK SPLY CTLから ゲート G5~G10 化供給されて、クロック発振器 O-8C0,08C1 の出力と PLL 団路 11 の出力とを切り管 えるように各ゲードを創御する。Mは PLL 回路 11 の発表状態をテエックするためのデータ信号であ つて、PLL回路11からクロック供給制御回路CLK SPLY CTL に供給される。 Nは PLL 回路 11 が離 客を生じたときクロック供給制御回路 CLK SPLY CTL からゲート Ge Go に供給される PLU使用禁 止信号、Rはタロック発掘回路からPLL関略にク ロックの切り替えを行うとき、 PLL 回路 11 におい て正常系のクロック発掘信号を参照することを禁 止するためのタロック参照禁止信号であつて、ク ロック供給制御回路 CLK SPLY CTLからゲート G-11,G12 K供給される。 C はクロックも PLL 回路の 質に切り替えた後に PLL 四路 以が正常系のグロッ 夕発振画路 ヴクロックを 選択するためのグロッグ 選択信号でおって、グラック供給制御図路 CLR 🌣 BPLY CTL からゲート G11, G12 に供給される。 8.

ックセルフフリップフロップ CLK SLF0 を参照してクロック選択債号 Q を *0 * Kセットし、これによって PLL 国路 11 をクロック発掘器 OSCO に同期させる。またこのときクロック参照禁止信号 R はリュットされている。以上の動作が行われることによって、 PLL 国路 11 は 現用 グロックと同一局を数で同一位祖の相号を発掘している。

次にクロックに職害を生じたときは、次のような動作が行われる。第4回はクロック職害時における第3回の実施例の方式の動作を示している。同國にかいて、(1)はクロック発振器 OBCO の発展出力被形、(3)はクロック発振器 OBC1 の発展出力被形である。また第4回にかいてAはクロック所の発生時点を示し、Bはクロック発振器 OBCO から PLL 回路11にクロックの切り替えが行われる時点、Cは PLL 回路11からタロック発振器 OBC1 にクロックの切り替えが行われる時点を示している。また第4回(1)にかいて破骸は、クロック発振器 OBCO が正常時存在すべき彼形を示している。

- 特願昭58-139227(4)

まず、クロック発展停止検出図路CLK DWN D-BTG はクロック発振停止を検出したとき、クロック供給制御図路CLK SPLY CTL に発振停止検出信号 B.J. によつて通知する。クロック供給制御図路CLK SPLY CTL は、それまで参照していたクロック発振器 OSCO が除客であることを知り、クロック発振器 OSCO が除客であることを知り、クロック参照禁止信号 B を 1 ** にして PLL 図路 11 にかけるクロックの参照動作を禁止するとともに、クロック 切替信号 P を ** 1 ** にしてクロックを PLL 図路 11 の何に切り替える。以上の動作によつて、クロックは除客になつたクロック発振器 OSCO から PLL 図路 11 に登集される。第4回(1)。例において、それぞれ A.B はこの状態を示している。

クロックがPLL回路の出力に何り替えられたとき、中央制御装置 CC0 は動作範囲指定信号 II に応じて、現在行つている処理の範囲をシステム動作上必要最小限の範囲にとざめる。これはクロック発振器 OSC0・OSC1 は水晶発振器を用いていて開放数額更が十分良いが、PLL回路 II は C・II による発振器を用いているため間放数額度が十分良好で

なく、使つて中央制御装置 CCO の各部の動作において数がなタイミングを必要とする部分では、誤動作を生じるかそれがあるためである。そのため中央制御装置 CCO 、CC1 は、 1 クロックで動作可能な部分に動作を展定し、かつそのような部分のみによつて最小限のシステム動作が可能であるように、ハードウエア、ソフトウエアとも構成されているものとする。

すなわち、クロックをPLL回路11に切り替えるとも、クロック供給制御回路 CLK SPLY CTLが中央制御をCCOに対し動作範囲指定信号Uを送出すると、中央制御をCCOはメインブログラムにおった。クロックがPLL回路11から与えられる場合の専用処理プログラムに移行する。クロック切替処理デログラムはマイクロブログラムで構成され、配示では、このマイクロブログラムは1.クロックで1動作を発了するように構成されている。この処理プログラムは、クロックの切り替えるよびシステム動作上の必要最小限の範囲

について動作するものとする。以下、タロック切り着え先了まで上記の動作は保持される。

次に、クロックをPLL回路から本来の正常系の クロック発揮器に優換する場合の動作は、次のようにして行われる。前述のように PLL回路による クロックは特度が良好でないだめ、クロックを障 客系のクロック発揮器から PLL回路に優換する動 作が完了したのち、さらに正常系のクロック発振 器に優換する必要がある。

をプー央制御製置 CCO は PLL 図路 11 のグロックで動作中に、プログラムによつて現用のクロッグをルフフリッププロップを CLK BLFO から CLK BLF1 に初り替える。 この時点で中央制御装置 C-CO のクロックは、 CC1 系のグロック供給 BB経由で PLL 図路 11 によつて供給される。次に中央制御装置が切り替えられて、 CC1 が正常系 (ACT系)になつてシステム動作を行なうようになる。クロック供給制御図路 CLK BPLY CTL は、現用のクロックセルフフリップフロップが CLK BLFO からC-LK BLF1 に参行した時点で、データ信号 Mと正常

系タロック参照信号でによって、FLL田路11とクロック発展器 08C1 との局被数かよび位相のずれを検出して、ずれがあれば発展器 前側信号立によってこれらを制御して一致させる。この場合、P-LL 四路11 の男放数は変化させない。 次に PLU回路11 の発展出の力とクロック発展器 08C1 で発展出の力とが位相同期したとき、タロック切着信号ではよってクロックをクロック発展器 08C1 に切り着ったる。 第4年間的にかいて、Cはこの状態を示している。以及、中央制御装置 CC1 は以りまれることによつて、中央制御装置 CC1 はメインプログラムによる処理を再開する。

なか、PLLI国路11に報答がある場合は、クロック供給製御国路 CLE SPLY CTLはデータ信号Mによつてこれを検出し、PLL使用禁止信号Nを出力してPLL 国路11の出力を使用禁止にする。この場合のクロック発振器 OBCO、OBCI の発振停止は、前述した図示されない業息制御回路がこれを検出して、クロックセルファリップフロップ CLK SLFO.

CLK SLF1 を制御することによつて行われる。

以上の説明はクロック発掘器 OSCO から OSC1 に切り替える場合について行なつたが、クロック発 振器 OSC1 から OSCO に切り替える場合も同様に して行われ、この数中央制御装置 CC1 から CC0 に 切り替えが行われることも同様である。

るので、保守が容易になる。

4 回覧の簡単な説明

第1回は従来のクロック供給回路の切着方式を 示すプロック図、第1回はPLL回路の構成例を示 すプロック図、第1回は不発明のクロック供給回 路の切着方式の一発施例の構成を示すプロック解 第4回はクロック解害時における本発明の方式の 動作を示すタイムチャート、第5回は本発明にお けるクロック発振器の構成例を示す回路図である。

1 … 0 系クロック供給国路、 2 … 1 系クロック供給国路、 11 … PLL 回路、 CC0 … 0 系の中央制御製造、 CLK BLF0 … 0 系のタロックセルファリップフロップ、 CLK S-LF1 … 1 系のクロックセルファリップフロップ、 G1,G2,G3,G4 … ゲート、VC0 … 電圧制御発振器、 PC … 位相比較器、 LPF … 低域戸波器、 DC AMP … 直流増電器、 CLK DWN DET0 … 0 系のタロック発掘停止検出回路、 CLK DWN DET1 … 1 系のクロック外接停止検出回路、 CLK BPLY CTL … クロック外接停止検出回路、 CLK 8PLY CTL … クロック外接例回路、 DL0 … 0 系の選集器、 DL1 … 1

またTrt はトランジスタ、ICO、IC2、IC4はゲート、IC3はJ-Kフリップフロップであつて、ゲートIC0にローレベルの入力を与えたとき水晶発機の信号はトランジスタTrt、ゲートIC2、フリップフロップIC3、ゲートIC4を経て放形整形されて出力され、ゲートIC0にハイレベルの入力を与えたときは水晶発振器の信号は遮断される。水晶発振器の関放数調整のための変化管圧Vcと、発掘スタートをよび停止のためのゲートIC0の入力とは、前途のように発掘器制御信号 K.L としてクロック供給制御団路 CLK SPLY CTLからそれれクロック発振器OSCO、OSC1 に与えられる。

(三)発明の効果

以上説明したように本発明のクロック供給回路の何替方式によれば、B系統のクロック標からクロック供給を行うシステムにかいて、中央制御を行うとなくクロック等の切り替えた行うととができる。またクロックの切り替えに映して、中央制御装置の外部装置である緊急制御回路を感動することなく切り替えを行うととができ

系の運転兼、 G5~G12 ··· ゲート、 Tro, Tri ··· トランジスタ、 Ti ··· 両親コイル、X ··· 水品振動子、R0~R5 ··· 抵抗、 C0~C6 ··· コンデンサ、 Do ··· ペリキャップ、 1C0, IC2, IC4 ··· ゲート、 IC8 ··· J-K フリップフロップ。

特許出版人 富士通株式会社 代理人弁理士 玉 集 久 五 郎 (外3名)

特別昭58-139227(6)

